Altova UModel 2023

Los diagramas de máquina de estados SysML ilustran las transiciones entre estados en un sistema en ejecución. Al igual que los diagramas de secuencia y actividad SysML, los diagramas de máquina de estados SysML también reflejan el comportamiento de un sistema.

sys-statemach1

Diagrama de máquina de estados SysML

 

Los diagramas de casos de uso SysML siguen la especificación UML. Diseñar este diagrama en UModel no requiere ningún conocimiento específico si sabe crear diagramas UML de máquina de estado estándar. Para más información sobre estos últimos consulte Diagrama de máquina de estados.

© 2016-2022 Altova GmbH